设为首页|收藏本站|
发帖
登录 注册
西兔生活网 › 华人生活 › 都市圈 › 先进封装技术出了什么问题
回复 发帖
返回列表 发新帖
开启左侧

[科技] 先进封装技术出了什么问题

[复制链接]
72416 1
wdongr 发表于 2021-3-28 19:17:24 | 只看该作者 打印 上一主题 下一主题
 
从设计到制造再到现场应用，更多的异构设计和封装选择给整个供应链带来了挑战。
先进的封装技术可能是实现性能，更低的功耗和不同的外形尺寸的最佳途径，但是它增加了一系列全新的问题，当用于芯片行业的摩尔定律和ITRS路线图创建了一条半标准化的芯片发展道路时，这些问题会更好地理解。
行业针对特定市场应用增加了不同的先进封装选项（系统级封装，扇出，2.5D，3D-IC），从而增加了市场和应用场景的灵活性。这些方法还使得将各种类型和数量的存储器和处理元件集成到封装中变得更加容易；并且可以将在已建立的工艺节点开发或针对已建立的工艺节点进行了优化的模拟传感器和其他组件与在新节点或旧节点上开发的其他组件集成在一起。
但是，所有这些灵活性，集成和专业化都需要付出一定的代价，这些代价包括：

  • 增加了芯片的复杂性。虽然有些问题比较简单，例如设计电源传输网络或热量或数据流的布局规划，但多个芯片的集成可能会引起广泛的交互作用，其中一些可能只在一个特定的实现中出现。这对于检验、计量和测试来说尤其有问题，因为不是一个独特设计的所有部分都可以接入的。
  • 独特的设计。由于这些设计中有许多是针对特定应用或细分市场定制的，因此很少有用于设计，老化或制造（PDKs）的现成模型。
  • 不同的生命周期。其中一些封装是为汽车、军用/航空和工业应用而开发的，其使用寿命可长达25年。其他的可能只能持续几年。这需要对所有单个部件以及互连和封装材料有深入的了解，以便在整个生命周期内正常工作。可能不是所有的部件都会按照平均速度来老化的。
与过去不同的是，当设计达到10亿个单元的理想状态时，其中的某些器件将以非常有限的数量推出，而所有这些都是在更严格的时间限制下发生的。
CyberOptics首席执行官苏博德•库尔卡尼（Subodh Kulkarni）表示：“不同的公司正在采取不同的方法，无论是扇入还是扇出。”。“其中有各种不同的方法，比如台积电（TSMC）的CoWoS（基板上的芯片）。三星有自己的版本。因此，半导体行业的经典咒语，一切都是标准化的，数十亿个芯片都是以同样的方式制造的，在先进的封装世界里正在被打破。在某种程度上，每家公司都在规划自己的发展方向。”
为了将这些设计纳入主流，并将各个部分连接到整个供应链中，这种情况在某个时候必须改变。
Synopsys的封装设计工程师肯特•斯塔恩（Kent Stahn）说：“生态系统中的每个人现在都有建立一个系统的发言权，每个人都必须发挥自己的作用。”。“将需要标准来实现高容量和对故障产生高影响。此外，我们需要对时间敏感的数据，同时这些数据必须是可操作的。”
尽管如此，这仍需要在批量生产和定制之间实现了微妙的平衡。封装为平面器件的设计增加了灵活性和专业化选择，即使对于那些财力雄厚的公司来说，也是如此。数字逻辑的缩放已经与其它技术（例如内存）不同步，而模拟通过将其缩放到较小的几何形状也不会获得任何好处。实际上，存在许多可能的配置，以至于在这一点上甚至很难找到器件之间的重叠以简化制造和测试。
虽然随着标准接口和芯片的引入，这种情况可能会发生变化，但目前的做法给设备制造商、铸造厂和包装厂带来了压力，要求他们在产品和工艺中增加灵活性，而且这种做法并不总是可行的。有时需要更多或不同的设备。在设计方面，它需要复杂的分区，要记住一系列可能的物理/邻近效应，通常是在多个维度上——沿着x、y和z轴，以及随着时间的推移。
ASE高级副总裁尹畅在最近的一次演讲中说：“我们可以创建这种异构集成，使我们能够将芯片放入一个系统中，输入完全不同的芯片，无论是模拟、混合信号、数字，甚至是传感器。”。“芯片分区可以提高良率，集成高带宽内存的能力以及重用各种IP和降低功耗的能力是集成的关键。”
Chang表示，关键是为创建高密度集成封装提供最有效的方法，无论这些封装用于AI，高性能数据中心还是将天线集成到封装中的5G毫米波器件。“因此，存在一个巨大的工具箱，可让设计人员为特定解决方案创建下一个SiP（系统级封装），无论它是在边缘还是可在服务器上使用的高密度解决方案。”

先进封装技术出了什么问题 第1张图片

图1：高性能计算机封装的不同选择，基于插入器的2.5D与基片上扇出芯片（FOCoS）。来源：ASE

制造方面的挑战
每一种选择都增加了自己的挑战。例如，材料不匹配会在封装上造成应力，进而降低某些基本组件的预期寿命。

UMC测试与封装工程服务部主任陈国明（K.M.Chen）表示：“芯片-封装交互（CPI）已成为晶圆厂工艺迁移到使用铜/低K、超低K或极低K介电材料的先进工艺节点的关键可靠性问题。”。“在组装过程中，封装内部存在热机械变形和应力发展，由于芯片和基板之间的热膨胀系数不匹配等，都会影响后续的可靠性测试。晶圆厂需要提高FBEoL（远后端）薄膜的强度、附着力和结构，以确保为CPI解决方案提供强大的封装工艺窗口。”
开发这些器件的团队需要考虑各种可能的影响和相互作用。
“在先进的封装发展，铜柱，FOWLP（扇出晶圆级封装）和2.5D / 3D-IC方面，fab FBEoL薄膜需要优化更多的薄膜强度，粘合力和结构，以集成不同的芯片和技术节点“，陈说。“重要的是，混合键合需要严格的晶圆CMP（化学机械抛光）工艺控制和材料选择，以实现晶圆对晶圆或芯片对晶圆的可靠晶圆键合。”
因此，尽管从抛光晶片中剩下的纳米级颗粒可能不会在平面芯片上引起问题，但当将两个芯片粘合在一起时，可能会引起一系列问题。而一个芯片中的杂质，或用于粘合这些芯片的材料中的杂质，可能会影响整个多芯片封装，从而降低成品率和提高成本。
杂质会从材料供应链中的任何地方蔓延进来。它们可能是装满高粘度材料的50加仑桶中无法检测到的颗粒，也可能是基板或中介层中深处的纳米级缺陷。
布鲁尔科学公司制造，质量和物流执行总监汤姆·布朗说：“很难在满足不同需求的产品规格之间取得平衡。”。“为领先的半导体制造商生产高端，超清洁，零缺陷的材料的成本不断上升。为了达到这些质量水平而进行的持续改进很难在其他材料中证明是合理的，这些材料没有用于制造芯片的关键部件，但对芯片的封装和堆叠非常关键，以满足总体性能要求。但环境条件和控制不一定对每种产品都处于相同的临界水平。作为一家材料供应商，知道在哪里投资，并且在芯片制造商也试图降低成本的情况下，能够从投资中获得回报，成为一项日益严峻的挑战。”
在封装方面也是如此。Amkor Technology研发副总裁Curtis Zwenger表示：“我们的基板供应商有很多不同的产品，并且我们一直在推动它们进行改进。“在装配方面，锡膏检查存在很多差异，我们使用喷射技术来防止高精度模板的使用。我们在SiP中了解到，它可以是一个高度手动的工艺，因此我们齐心协力，通过自动化来真正提高工艺质量和变化控制的良率。”

先进封装技术出了什么问题 第2张图片

图2：RDL基板底部的横截面。资料来源：Amkor

良率和成本计算需要考虑封装中的所有芯片和组件以及封装本身。芯片可接受的故障率为0.001％，但这需要乘以所有芯片和互连的成本以及复杂封装中的额外步骤（包括设计，制造和测试流程的每个步骤）的成本。
“无论您使用DUV还是EUV，您都知道所需的材料和所定义的规格要求，” Brown说。“但是对于包装，还没有一个标准的流程或方法，因此不同客户使用的每种技术的材料组合是不同的——临时的或永久的；面板的或单个的；滑动的、激光的或化学释放的。您必须创建一个重要的材料组合，用于不同的目的，使用不同的设备组和影响生产工艺、控制、规格和测试的截然不同的关键设计参数。”
这些考虑对于确保这些设备能够被制造出来，它们将以可预测的水平生产，并且它们将在其预期的寿命内按预期运行是至关重要的。但它们也必须能够适用于各种各样的封装体系结构中。
UMC的Chen表示：“不同的应用有不同的芯片封装交互资格要求。” 为了满足这些标准，晶圆代工厂和封装OSAT都需要对工艺/材料/结构进行优化，以确保强大的CPI解决方案。不同的技术和工艺节点具有不同的设计规则支持，并且它们需要通过完整的CPI认证，以确保设计和可靠性能够满足规格要求。
测试，检查和计量方面的挑战
充分了解哪些是特定应用的最佳选项将需要花费数年的时间，即便如此，仍将有大量新的选项和开发需要考虑。

Cyber​Optics的Kulkarni表示：“所有这些异构集成都使市场分散了。” “当您查看实际架构时，分布范围非常广泛。这将影响封装行业中涉及的所有公司。他们使用的特定工艺有很大的不同，这意味着检验和计量需要完全不同。因此，当我们被这些大型晶圆厂或封装厂中的任何一家召集并查看实际封装时，即使在较高级别上他们可能说是扇入或扇出，来自不同公司的实际封装看起来也大不相同。间隙不同，间距不同，高度不同。我们确实能看到的共性是，它们都变得越来越昂贵，零件越来越小，并且它们现在都需要100%的检查-但今天我们不在那里。”
在测试方面也是如此。Onto Innovation产品营销专家Ben Meihack表示：“电气测试本身只能使人们确信，该芯片在当前未受应力的状态下具有良好的电气性能。” “但它并没有考虑将在硅键合或封装后施加的应力。可能导致立即失效的一个例子是管芯附着后，这种潜在的侧壁裂纹没有表现出被测性能的偏差。在这种情况下，键合后工艺可能导致裂纹扩展到超出止裂结构，直到达到自由表面，并杀死芯片管芯和封装。”
变化增加了另一个挑战。与缺陷和污染一样，封装中的变化可能会与多个芯片相加。“日益复杂的先进封装技术要求对许多变化类型使用更紧密的工艺窗口，” KLA行业和客户合作高级总监Chet Lenox说。“一个典型的例子是，随着目标微凸点间距的减小，在热压键合之前，微凸点高度的变化如何随着目标微凸点间距的减小而继续减小。但是此外，我们看到先进的封装正驱动着全新的集成方案，以满足变化和清洁度的要求。例如，使用等离子体切割技术进行非常干净的低颗粒切割的趋势正在显着增长。”
这也推高了设备​​成本，因为并非所有设备都可以检测到最先进封装中的问题。对于5G来说尤其如此，因为5G的产量达到数亿或数十亿个单位。莱诺克斯说：“在用于先进封装的高端IC基板上，对当前工艺变化的降低的容忍度正在推动更高水平的检查，在更多情况下，使用自动光学成型的短路和开路来提高成品率，” Lenox说。“此外，满足5G RF要求的阻抗控制显然已转变为对CD和3D计量学的更高要求。”
材料和应力
先进的包装需要在机械和电气工程，材料科学，经济学，供应链管理，以及在任何市场应用的设备正在创建领域的专业知识。

布鲁尔的布朗说：“这些需求通过几种方式影响了制造过程。“ “首先，随着最终用户期望的提高，客户的性能要求变得更加广泛。例如，典型的产品验收证书可能只需要10个项目作为标准。现在，一些客户在COA（分析证书）上列出了200多个需求。此外，我们客户的生产线正在意识到对产品微小变化的敏感性越来越高，从而导致对现有预期的要求越来越严格。规格限制和控制限制在每一代产品的发展中都越来越严格。”
这些担忧正在整个供应链中得到回应。“保形薄膜和薄膜的材料工程正在成为一个超级热门的话题，”lamresearch计算产品副总裁davidfried说。材料工程是薄膜发展中最重要的方面之一。以前，我们使用材料工程来诱导器件应力以提高性能。这些天我们已经不再这样应用了。但我们发现，我们沉积的每一种材料都有其固有的应力，这些特性对器件、集成和结果都有很大的影响。”
这对检测所有畸变的能力都有影响，特别是当多个芯片封装在一起时。这是显而易见的测试方面，其中探针卡变得越来越定制化，复杂化，并且每种设计的探针卡数量越来越多。
FormFactor的产品营销总监Alan Liao说：“在手机中，你需要能够为每个部件提供测试解决方案，以及将它们集成在一起时的解决方案。”。“一个例子是高带宽内存，你可以垂直集成一个四到八层的内存，然后通过一个硅插入器，与旁边的SoC芯片集成。我们可以在晶圆上测试每个单独的内存芯片，一次接触，一次测试，来告诉你芯片是好是坏。”
但这只是第一步。存储器也需要堆叠和测试，插入器和SoC也需要测试。“具有挑战性的部分是存储器由一家公司提供，SoC由另一家公司提供，而封装公司则提供硅中介层并将它们封装在一起，” Liao说。“只有一个芯片，您就可以分辨出它是好是坏，并​​且知道购买的是好芯片还是坏芯片。 但如果整个方案都失败了，谁来承担责任？你需要这些数据来制定商业模式。”
权衡
这些多芯片封装是否如预期的那样工作在很大程度上取决于应用场景，以及围绕这些应用场景所做的各种权衡。这种技术的应用场景可能会有很大的不同，这决定了这些封装实际的外观、行为和最终的良率。

“有两个主要驱动因素，” Amkor Technology先进封装开发和集成副总裁Mike Kelly说。“对于那些想要快速进入市场的公司来说，这是一个新市场，他们想对其进行测试。这提供了一个立足点。第二个问题是，“我们真的需要为这个市场打造一些令人惊叹的东西，因为现在这里已经有很多人。那么我们还能做什么？每一个都会有很大的不同。但是整个封装领域对于半导体的未来绝对至关重要，因为超过3nm的规模是令人恐惧的。问题在于选择太多了，很难弄清楚该走哪条路。”
例如以电源为例。凯利说：“每个人都在这些较新的节点中遇到的事情之一就是工作电压正在下降。” “因此误差较小。这意味着IC对任何变化的容限都较小。使局部电荷存储接近芯片变得更加重要。我们肯定会在5nm处看到这种情况，并且我们预计3nm处的情况会变得更糟。因此，所以现在你有更小的余量来处理公差。最重要的是，存在机械变化，热变化以及其他所有因素。”

先进封装技术出了什么问题 第3张图片

图3：RDL中的机械故障。资料来源：Amkor

封装可以帮助缓解其中的一些影响。但是它也会增加一些新特性，例如散热，机械应力和不均匀老化。了解包装中的内容，如何将所有东西连接在一起以及将在何处使用它们是至关重要的前期决策。
“在几年前召开了封装会议，关于如何处理这些复杂的异构封装引起了很多争论，” Advantest America公司技术和战略副总裁Keith Schaub说。“答案是，这要看情况。” 它是基于消费者且非关键的东西，因此如果它不起作用，您就将其扔掉吗？还是SpaceX或NASA组件？如果您只有重复的技术，则可能会更容易解决某些问题，例如它们在太空任务中建立的冗余备份。如果一台计算机出现故障，则您将拥有另一台计算机。”
出于成本原因和尺寸限制，并不是每种应用都支持这种方法。将冗余放入卫星是一回事，将冗余添加到可穿戴设备（例如增强现实眼镜）中则是另外一回事。后者需要更严格地控​​制所有可能的未知因素。
PDF Solutions高级解决方案副总裁Dennis Ciplickas表示：“当您从已知的好的管芯转到已知的好的系统时，需要考虑制造和设计方面的因素要考虑。” 就像构建SoC一样，您拥有一个PDK，并且需要针对该PDK设计和仿真。但是没有一个PDK是完美的，您最终不得不对实际的工作条件以及设计过程中的建模方式进行约束或做出某些假设。然后，当您最终拿出芯片时，就需要对其进行测试，并根据所有这些假设进行评估。而且这个过程也不是完美的。”
对于多芯片封装，这就更加困难了。Ciplickas说：“如果您查看一个封装中的模块或系统，则会在层次结构上遇到相同的问题。” “因此，每个单独的芯片都是已知的好芯片，但是它的运行方式是否符合我的期望？我是否能够对其进行测试并评估并证明那些运行条件对它有利吗？SiP的挑战之一是通过构建一个非常大的单芯片来实现您希望获得的性能。但是将所有这些集成到单个芯片上的成本要高得多，而使用模拟组件甚至可能是不可能的。因此，根据定义，您将在这些元素之间使用复杂的高速接口。现在，您的假设是什么？您要使用哪种防护带？在你将它们插入芯片，然后插入模块，然后组装模块时，您如何实际测试和评估以该速度工作的裸片呢？”
生命周期管理挑战
这些不确定性为围绕硅生命周期管理和数据分析的新商业模型打开了大门。

proteanTecs汽车部门总经理Gal Carmel表示：“高级封装由于缺乏可视性并依赖于高密度架构而增加了另一层复杂性，这限制了冗余后备方案。” “此外，芯片的AI部分正在增长。它不仅涉及到封装和先进工艺节点，而且芯片架构是人工智能驱动的，并使用现场推理和训练来不断改进硬件架构。使用该反馈回路，可以减少硬件冗余并优化复杂性。”
这对于长期的可靠性监控是至关重要的。改变架构和布局会增加热量或其他应力效应，这会影响各种与寿命相关的效应。
“封装中的芯片老化速度不一样，” Onto应用工程经理Woo Young Han说，“与同一封装中的其他芯片相比，有些芯片会过早老化，导致整个单元过早失效。汽车设备中使用的半导体芯片暴露在极端环境中（热和冷），极端温度给这些芯片增加了很多压力。die管芯上的细线裂纹等缺陷在芯片使用的早期阶段可能不会产生任何影响，但极端温度会导致这些裂纹扩展并导致芯片故障。这就是为什么汽车器件必须进行100%视觉缺陷检查的原因。”
即使没有充分冗余的空间，在互连之类的组件周围也可能存在选择性冗余。
Synopsys的Stahn说：“有了一个插入器，您可以拥有冗余的TSV。” “您可以在器件的整个生命周期内进行温度循环，这使其更加健壮。这也可以用在封装基板上。您还可以在硅中添加更多传感器，以告知设备老化的时间以及不可靠的时间。它是否暴露在高温下？Analytics（分析）是其中的新内容，您可以分析长时间暴露后会发生的情况。”
这确实在封装设计中增加了一些开销，但是这种权衡是在防止系统故障。“应用场景定义了开销的预算，” Stahn说。“如果它是可穿戴设备，那就没关系了。在网络，云或服务器环境中，您需要弄清楚如何测试和构建这种冗余，以便它可以生存更长的时间。”
这些问题可能会出现在供应链的任何地方。Brewer晶圆级封装材料技术总监克里斯蒂娜·马托斯（Cristina Matos）指出，封装中使用的某些材料是永久性的，而其他材料则是易耗性的-在制造过程中被烧掉或打磨掉了。她说：“永久材料要经受苛刻的条件，必须在器件的预期寿命内生存，而无任何化学或机械变化。” “为了达到行业期望，我们专注于设计新材料并平衡结构与属性之间的关系，以确保材料满足加速老化，温度循环和苛刻存储条件的期望。”
最后，如果在现场确实发生了故障，那么可能好几年都不会再发生了。当需要更换关键零件但由于制造它的公司不再支持，被收购或倒闭而不再可用时，您该怎么办？
QP Technologies（前身为Quik-Pak）的高级工艺工程师萨姆萨德里（Sam Sadri）说：“我们看到过这样的案例，公司已经制造了数千个零件，一旦制造完成，就会破坏所有的层，因为他们不希望人们对它们进行反向工程。”。“然后，20年后，他们要求更多。解决这个问题的唯一方法是移除封装，并使用旧技术来重新创建机械覆盖区，间距和电气特性。过去五年来，这种方法一直呈下降趋势，但现在又恢复了。”
结论
与几乎所有与先进封装有关的内容一样，使用寿命会因使用场景，实现方式以及封装内器件的各个组件而异。已知的良好管芯只是集成封装中的一部分。能够在这些设备的整个生命周期内进行制造，测试，检查和监视的能力是至关重要的，但了解哪些设备可能出错并避免在未来出现这些错误也是至关重要的。

芯片行业才刚刚开始这一旅程，因为器件的扩展变得如此困难和昂贵，每个新节点的功率/性能/面积/成本效益都在缩减。在某个时刻，标准将变得更加普遍，将这些器件放在一起的更可预测的方式将会接管。但是，所有这些都需要花费多年的时间，大量的数据和大量的实验才能确定最有效的方法。
（来源：参考翻译自semiengineering）


上一篇：客服工作人员 Part-time type
下一篇：新月 | 新月日食能量强大，12星座不要错过许愿时机
标签：物流摩尔定律封装技术外形尺寸供应链
@
免
责
声
明
1.西兔生活网 CTLIVES 内容全部来自网络;
2.版权归原网站或原作者所有;
3.内容与本站立场无关;
4.若涉及侵权或有疑义，请点击“举报”按钮，其他联系方式或无法及时处理。
举报

关联主题
回复

使用道具 举报

 

精彩评论1

正序浏览
跳转到指定楼层
沙发
cocokang 发表于 2021-3-28 19:17:44 | 只看该作者
 
转发了
回复 支持 反对

使用道具 举报

 
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

wdongr白金会员

0关注

7粉丝

507帖子

热门图文
热门帖子
排行榜
  • 日
  • 周
  • 月
活跃网友
返回顶部快速回复上一主题下一主题返回列表APP下载手机访问
Copyright © 2016-2028 CTLIVES.COM All Rights Reserved.  西兔生活网  小黑屋| GMT+8, 2024-4-29 00:45